西門子與聯(lián)華電子合作，為聯(lián)華電子的晶圓上晶圓和晶圓上芯片技術開發(fā)和實施新的多芯片 3D IC 規(guī)劃、組裝驗證和 PEX 工作流程。

　　Siemens Digital Industries Software 與 United Microelectronics Corp. (UMC) 合作，為 UMC 的晶圓上晶圓和芯片開發(fā)和實施新的多芯片 3D 集成電路 (IC) 規(guī)劃、組裝驗證和寄生參數(shù)提取 (PEX) 工作流程。晶圓上技術。UMC 計劃很快將這一新流程提供給其全球客戶名單。

　　通過在單個封裝器件中堆疊硅芯片或小芯片，公司可以在相同或更小的芯片面積上實現(xiàn)多個器件的功能。與在 PCB 上布局多個芯片的傳統(tǒng)配置相比，這不僅節(jié)省了空間，而且使公司能夠以更低的功耗實現(xiàn)更高的系統(tǒng)性能和功能。

　　“我們很高興能夠為我們的客戶提供強大且經過驗證的代工設計套件和相關工作流程，他們可以使用它來驗證他們的堆疊設備設計，并幫助糾正芯片對齊和連接，同時提取組裝寄生參數(shù)以用于信號完整性仿真，”聯(lián)華電子設備技術開發(fā)和設計支持副總裁 Osbert Cheng 說。“我們共同的客戶對高性能計算、RF 和 AIoT 等應用的 3D IC 解決方案越來越感興趣，與西門子的合作有助于加快其集成產品設計的上市時間。”

　　UMC 開發(fā)了新的混合鍵合 3D 布局與原理圖 (LVS) 驗證和寄生提取工作流程，使用 Siemens 的 XPEDITION Substrate Integrator 軟件進行設計規(guī)劃和組裝，以及 Siemens 的 Calibre 3DSTACK 軟件進行芯片間連接檢查，Calibre nmDRC 軟件、Calibre nmLVS 軟件和 Calibre xACT 軟件，用于 IC 和芯片間擴展物理和電路驗證任務。

　　Siemens Digital Industries Software 電子板系統(tǒng)高級副總裁 AJ Incorvaia 表示：“西門子很高興繼續(xù)與 UMC 合作，這再次為我們共同的客戶帶來了巨大的利益。” “隨著這些客戶繼續(xù)開發(fā)更復雜的設計，聯(lián)華電子和西門子隨時準備提供客戶所需的高級工作流程，以幫助將這些日益復雜的設計變?yōu)楝F(xiàn)實。”