LVDS 信號(hào)在 PCB 上要求

1)只要有 LVDS 信號(hào)板最少都要有四層。LVDS 信號(hào)布在與地平面相 鄰布線層。例如，對(duì)于四層板而言，通?？梢园匆韵逻M(jìn)行層排布；LVDS 信號(hào)層、地層、電源層、其他信號(hào)層。

2)對(duì)于 LVDS 信號(hào)，必須進(jìn)行阻抗控制（通常將差分阻抗控制在 100 歐姆）。對(duì)于不能控制阻抗 PCB 布線必須小于 500MIL。這樣情況主 要表現(xiàn)在連接器上，所以在布局時(shí)要注意將 LVDS 器件放在靠近連接 器處，讓信號(hào)從器件出來后就經(jīng)過連接器到達(dá)另一單板。同樣，讓接 收端也靠近連接器，這樣就可以保證板上噪聲不會(huì)或很少耦合到差分 線上。

3)對(duì) LVDS 信號(hào)和其它信號(hào)比如 TTL 信號(hào)，最好使用不同走線層， 如果因?yàn)樵O(shè)計(jì)限制必須使用同一層走線，LVDS 和 TTL 距離應(yīng)該足夠 遠(yuǎn)，至少應(yīng)該大于 3~5 倍差分線間距。

4)對(duì)收發(fā)器電源和地進(jìn)行濾波處理，濾波電容位置應(yīng)該盡量靠近電源 和地管腳，濾波電容值可以參照器件手冊(cè)。

5)對(duì)電源和地管腳與參考平面連接應(yīng)該使用短和粗連線連接。同時(shí)使 用多點(diǎn)連接。

6)保證信號(hào)回流路徑最短，同時(shí)沒有相互間干擾。

7)對(duì)走線方式選擇沒有限制，微帶線和帶狀線均可，但是必須注意有 良好參考平面。對(duì)不同差分線之間間距要求間隔不能太小，至少應(yīng)該 大于 3~5 倍差分線間距。

8)對(duì)于點(diǎn)到點(diǎn)拓?fù)洌呔€阻抗通?？刂圃?100 歐，但匹配電阻可以根 據(jù)實(shí)際情況進(jìn)行調(diào)整。電阻精度最好是 1％－2％。因?yàn)楦鶕?jù)經(jīng)驗(yàn)， 10％阻抗不匹配就會(huì)產(chǎn)生 5％反射。

9)對(duì)接收端匹配電阻到接收管腳距離要盡量靠近，一般應(yīng)小于 7mm， 最大不能超過 12mm。

由此可見：在 PCB設(shè)計(jì)上，我們主要關(guān)心是阻抗控制和線長(zhǎng)。阻抗 計(jì)算可以通過相關(guān)阻抗計(jì)算軟件算出。在某些大型 PCB 設(shè)計(jì)工具中 也內(nèi)嵌了阻抗計(jì)算模塊（如 CADENCEALLEGRO）。

保持差分線等長(zhǎng)也是設(shè)計(jì)重點(diǎn)，特別是經(jīng)過連接器 LVDS 信號(hào)，我們 不僅要考慮互聯(lián)單板線長(zhǎng)，更要關(guān)心連接器信號(hào)排布對(duì)線長(zhǎng)影響。 SKEW 是和線長(zhǎng)成比例。

skew 是指時(shí)鐘偏移,同樣的時(shí)鐘產(chǎn)生的多個(gè)子時(shí)鐘信號(hào)之間的延時(shí) 差異。它表現(xiàn)的形式是多種多樣的，既包含了時(shí)鐘驅(qū)動(dòng)器的多個(gè)輸出 之間的偏移，也包含了由于 PCB 走線誤差造成的接收端和驅(qū)動(dòng)端時(shí) 鐘信號(hào)之間的偏移。