走線是PCB設(shè)計(jì)中最重要的環(huán)節(jié)之一，接下來(lái)跟深亞電子一起來(lái)看看工程師在PCB走線時(shí)經(jīng)常會(huì)遇到哪些問(wèn)題。

1、如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾?

答：現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來(lái)控制繞線方式及過(guò)孔數(shù)目。各家 EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。 例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對(duì)的走線間距等。 這會(huì)影響到自動(dòng)布線出來(lái)的走線方式是否能符合設(shè)計(jì)者的想法。 另外, 手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。 例如, 走線的推擠能力,過(guò)孔的推擠能力, 甚至走線對(duì)敷銅的推擠能力等等。所以, 選擇一個(gè)繞線引擎能力強(qiáng)的布線器, 才是解決之道。

2、差分信號(hào)線中間可否加地線?

差分信號(hào)中間一般是不能加地線。因?yàn)椴罘中盘?hào)的應(yīng)用原理最重要的一點(diǎn)便是利用差分信號(hào)間相互耦合(coupling)所帶來(lái)的好處，如 flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線，便會(huì)破壞耦合效應(yīng)。

3、高頻信號(hào)布線時(shí)要注意哪些問(wèn)題？

答：1.信號(hào)線的阻抗匹配；2.與其他信號(hào)線的空間隔離；3.對(duì)于數(shù)字高頻信號(hào)，差分線效果會(huì)更好；

4、高速中的蛇形走線，適合在那種情況？有什么缺點(diǎn)沒(méi)，比如對(duì)于差分走線，又要求兩組信號(hào)是正交的。

答：蛇形走線，因?yàn)閼?yīng)用場(chǎng)合不同而具不同的作用：

（1）如果蛇形走線在計(jì)算機(jī)板中出現(xiàn)，其主要起到一個(gè)濾波電感和阻抗匹配的作用，提高電路的抗干擾能力。計(jì)算機(jī)主機(jī)板中的蛇形走線，主要用在一些時(shí)鐘信號(hào)中，如PCI-Clk,AGPCIK,IDE,DIMM等信號(hào)線。

（2）若在一般普通PCB板中，除了具有濾波電感的作用外，還可作為收音機(jī)天線的電感線圈等等。如2.4G的對(duì)講機(jī)中就用作電感。

（3）對(duì)一些信號(hào)布線長(zhǎng)度要求必須嚴(yán)格等長(zhǎng)，高速數(shù)字PCB板的等線長(zhǎng)是為了使各信號(hào)的延遲差保持在一個(gè)范圍內(nèi)，保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性（延遲差超過(guò)一個(gè)時(shí)鐘周期時(shí)會(huì)錯(cuò)讀下一周期的數(shù)據(jù)）。如INTELHUB架構(gòu)中的HUBLink，一共13根，使用233MHz的頻率，要求必須嚴(yán)格等長(zhǎng)，以消除時(shí)滯造成的隱患，繞線是惟一的解決辦法。一般要求延遲差不超過(guò)1/4時(shí)鐘周期，單位長(zhǎng)度的線延遲差也是固定的，延遲跟線寬、線長(zhǎng)、銅厚、板層結(jié)構(gòu)有關(guān)，但線過(guò)長(zhǎng)會(huì)增大分布電容和分布電感，使信號(hào)質(zhì)量有所下降。所以時(shí)鐘IC引腳一般都接;" 端接，但蛇形走線并非起電感的作用。相反地，電感會(huì)使信號(hào)中的上升沿中的高次諧波相移，造成信號(hào)質(zhì)量惡化，所以要求蛇形線間距最少是線寬的兩倍。信號(hào)的上升時(shí)間越小，就越易受分布電容和分布電感的影響。

（4）蛇形走線在某些特殊的電路中起到一個(gè)分布參數(shù)的LC濾波器的作用。

5、PCB板設(shè)計(jì)中電源走線的粗細(xì)如何選??？有什么規(guī)則嗎?

答：可以參考：0.15×線寬(mm)=A,也需要考慮銅厚

6、數(shù)據(jù)線并行布線是不是為了相互干擾？

答：并行走線要注意線與線的間距，防止串?dāng)_發(fā)生。

7、6層設(shè)計(jì)時(shí)，層的分配技巧，那些走線要走中間層 ？

答：看你的設(shè)計(jì)了。原則是保證模擬信號(hào)線和模擬地有單獨(dú)兩層。

8、多大頻率的晶振要考慮MCU與晶振間的走線方式？

答：晶振與MCU應(yīng)盡量靠近，用最短的直線連接。

9、高速PCB，布線過(guò)程中過(guò)孔的避讓如何處理，有什么好的建議？

答：高速PCB，最好少打過(guò)孔，通過(guò)增加信號(hào)層來(lái)解決需要增加過(guò)孔的需求。

10、如何避免布線時(shí)引入的噪聲？

答：數(shù)字地與模擬地要單點(diǎn)接地，否則數(shù)字地回流會(huì)流過(guò)模擬地對(duì)模擬電路造成干擾。

11、見(jiàn)PCB板的布線折彎時(shí)有45度角和圓弧兩種，有何優(yōu)缺點(diǎn)，怎么選擇？

答：從阻抗匹配的角度，這兩種線都可以做成匹配的彎角。但是圓角可能不好加工。

12、電路中有高速邏輯器件時(shí)，最大布線長(zhǎng)度為多大？

答：布線不怕長(zhǎng)，就怕不對(duì)稱或者有比較大的差，這樣容易因?yàn)闀r(shí)延造成錯(cuò)誤的邏輯。